在AI集群中，数据搬运效率决定了算力上限。如果底层 SerDes 链路出现丢包重传，GPU 算得再快也会被网络卡住。问题的源头，往往是网卡上那颗提供高速时基的 DXO 差分晶振。

一、时钟架构与 SerDes 参考时钟

DPU 内部时钟分三类：主控核心时钟（25/50MHz）、掉电走时 RTC（32.768kHz）和高速 SerDes 参考时钟（156.25MHz）。

其中 SerDes 参考时钟最关键。物理层极度依赖它对齐数据节拍，一旦时钟出问题，高速网络收发将直接瘫痪。

二、抖动对信号质量的影响

SerDes 接收端靠参考时钟相位采样数据。RMS 抖动过大，会占用时序预算，导致眼图闭合。数据虽好，但芯片认不出，就会触发底层重传。

对 DPU 而言，重传意味着 CPU 负载激增、有效带宽下降。抖动恶化甚至会导致频繁掉线（Link Down）。

三、SCTF Z 系列 DXO差分振荡器 选型

满足高速 SerDes 的低相噪要求，需要选用差分 DXO。SCTF Z 系列针对高速互连做了专门优化，具体规格如下：

详细规格见 DXO差分振荡器 产品页。

关于 SCTF 星通时频

SCTF星通时频成立于 2003 年，专注时钟频率器件研发与制造。产品覆盖 32.768kHz RTC 晶振、MHz石英晶体、MHz 时钟振荡器、DXO 差分振荡器、TCXO、VCXO、VC-TCXO等全系列。

在AI算力设施中，SCTF 提供从 DPU 的 156.25MHz DXO 时钟、主控 25MHz SPXO，到 GPU 互连的全链路时钟方案。如需申请样品或协助选型，欢迎 联系我们，或查看 AI算力时钟方案。

常见问题（FAQ）

Q1：普通晶振能用于 SerDes 参考时钟吗？

A：不能。400G/800G 及 PCIe Gen5 要求 RMS 抖动极低。普通晶振相噪过大，会导致眼图闭合，必须用 Z 系列 DXO。

Q2：DXO 的三种输出电平怎么选？

A：看对端 PHY 芯片。LVPECL 适合高速率；LVDS 功耗低；HCSL 为 PCIe 标准电平。

Q3：网卡空间小，选什么封装？

A：推荐 SMD3225 紧凑封装；若需散热与驱动余量，选 SMD5032 或SMD7050。