CN
English
请选择查询产品类别

VC-TCXO压控温补时钟振荡器 32.768kHz 时钟振荡器 DXO差分输出时钟振荡器 OCXO恒温晶振 TCXO温补晶振 VCXO压控晶振 石英晶体振荡器 32.768kHz石英晶体谐振器 MHz 石英晶体谐振器

联系咨询
资讯中心
您当前所在位置: 首页 >中心页 >资讯中心 >行业动态

AI算力晶振选型:时钟抖动如何影响PCIe/NVLink带宽与算力释放?

作者:SCTF星通时频 时间:2026-10-10 10:58:46 浏览次数:-

AI训练卡上线初期算力稳定,但长时间运行后训练效率会逐步衰减。工程师排查GPU、显存、散热等核心部件往往难以定位故障,根源常在于提供时钟基准的晶振。PCIe与NVLink总线对时钟抖动高度敏感,抖动恶化会造成10%~20%带宽损耗,拉长训练周期。算力设备多路时钟频率跨度达四千多倍,各项指标要求不一,单颗晶振很难兼顾,易出现时序余量不足。

一、AI算力设备的时钟需求从哪来

一张AI训练卡拆开看,GPU/NPU、PCIe、NVLink、BMC各有一路时钟,加起来3-8颗。再往上,一台8-GPU训练服务器,整机晶振用量能到200-300颗。

还有AI推理卡、AI推理服务器、DPU/SmartNIC智能网卡、NVMe SSD全闪存阵列,形态各异,共同点是多域时钟加长期运行。

形态再怎么变,诉求就一件事:算力得跑满,系统得管住。

AI算力晶振选型 时钟抖动如何影响PCIe NVLink带宽与算力释放?

二、时钟卡在哪:PCIe/NVLink抖动与ns级同步要求

AI算力设备的算力释放靠PCIe/NVLink互连:GPU之间周期性同步梯度,参考时钟据此对齐本地时序,把多卡训练对齐到同一节拍。

链路上三路时钟各管一段:算力核心常用156.25MHz,定的是PCIe/NVLink SerDes的时基;系统主时钟常用25/100/125MHz,撑的是CPU/FPGA/交换芯片的主频;系统管理用32.768kHz,守的是时间戳与故障日志。

卡点还是在算力核心。多卡连续训练后参考时钟的抖动持续累积,SerDes眼图余量被慢慢压缩。眼图一旦闭合,链路触发重传,有效带宽从100%掉到80-90%,训练周期跟着拉长。

三、晶振选型看这4点

1、频率匹配

算力核心常用156.25MHz,系统主时钟常用25/100/125MHz,系统管理用32.768kHz。先根据主控方案确认工作频率——PCIe参考和系统主时钟对频点要求不同,不能混用。

2、封装尺寸

AI加速卡、DPU/SmartNIC把控制器塞进有限板卡空间,2520、3225等小尺寸封装更好布局;服务器主板空间充裕,5032/7050也放得下。

3、抖动与温漂

算力核心怕抖动,差分低抖动是硬门槛;系统主时钟怕温漂,AI服务器跑上几个小时,内温上来,普通晶振频点一偏,时序裕量就开始收窄。两处诉求不同,一颗器件兼顾不来。

4、振荡电路匹配

无源晶体不是频率和尺寸对上就能用。还得结合主控振荡电路要求,确认负载电容CL、等效串联电阻ESR、驱动功率,确保可靠起振。

四、SCTF方案:算力核心与系统管理怎么配?

针对AI算力设备的算力释放与系统管理需求,SCTF推荐Z系列DXO差分晶振、C系列SPXO通用晶振和TF/CK系列RTC晶振。算力核心守抖动、系统主时钟守稳定、系统管理守精准,三段合起来,算力释放与系统可靠性才同时成立。

CK系列 RTC晶振

系统管理|32.768kHz

系列:0CK/1CK/2CK/3CK/5CK/7CK

封装:SMD1612/2016/2520/3225/5032/7050

频率公差:±20ppm

工作温度:-40~+85℃

输出方式:CMOS

RTC晶振

C系列 SPXO通用晶振

系统主时钟|25/100/125MHz

系列:0C/1C/2C/3C/5C/7C

封装:SMD1612/2016/2520/3225/5032/7050

频率范围:1~160MHz

频率公差:±20ppm

工作电压:1.8 / 2.5 / 3.3 / 5.0V

工作温度:-40~+85℃

SPXO通用晶振

Z系列 DXO差分晶振

算力核心|156.25MHz

系列:3Z/5Z/7Z

封装:SMD3225/5032/7050

频率范围:90~200MHz

抖动:≤0.5ps max

频率公差:±20ppm

输出方式:LVPECL/LVDS/HCSL

DXO差分输出振荡器

AI算力推动高速互连持续升级,对时频器件提出了更高要求。SCTF星通时频的优势不仅在于单颗晶振产品,更在于从系统管理、系统主时钟到算力核心的全链路时钟方案能力——产品覆盖RTC晶振、通用晶振与DXO差分振荡器,帮助客户解决从频率选择、低抖动时钟输出到批量交付的一系列时频问题,为AI算力设备提供稳定的时钟基础。

如需了解AI加速卡、AI服务器、DPU/SmartNIC及NVMe SSD等完整场景的配置,可查看 AI算力时钟方案。需要申请样品或协助选型,欢迎 联系我们。

FAQ

Q1:AI加速卡为什么不能只配一种晶振?

A1:卡里算力核心、系统主时钟、系统管理的诉求不一样。前者怕抖动,得用差分低抖动;中者怕温漂,得靠全温区频率稳定;后者要精准计时,得用RTC。想用一颗器件兼顾三头,通常三头都做不好。

Q2:PCIe Gen5参考时钟抖动要求到底是多少?

A2:PCIe Gen5通用参考时钟的RMS抖动预算约0.5ps,这是协议底线,不是目标值。老化、温漂、供电波动、批次差异都会持续吃掉余量,选型时建议留出足够裕量。Z系列DXO在156.25MHz下的抖动上限控制在≤0.5ps max。

Q3:AI算力设备出现带宽不足,怎么排查是不是晶振的问题?

A3:先测参考时钟的RMS抖动是否满足协议要求,再查差分走线、缓冲器附加抖动和电源纹波,最后做眼图与误码率测试。抖动实测值逼近协议底线,就说明余量不足,建议换Z系列DXO。