AI算力设备的“时钟树”:从RTC晶振到DXO振荡器的完整链路
作者:SCTF星通时频 时间:2026-10-12 15:44:10 浏览次数:-
一台AI训练服务器内部,晶振用量通常在200-300颗,分布在系统管理(32.768kHz)、系统主时钟(25/100/125MHz)、算力核心(156.25MHz)三处时钟域,构成一棵完整的时钟树。
一、场景先看清:AI算力设备的时钟需求从哪来
AI算力设备涵盖AI加速卡、AI训练服务器、AI推理服务器、DPU/SmartNIC、NVMe SSD等形态,时钟需求都落在三处:算力核心、系统主时钟、系统管理。一台8-GPU训练服务器,三处时钟域合计晶振用量200-300颗,任何一处出问题,整机都可能出故障。
二、时钟卡在哪:抖动、温漂、计时偏差
算力核心怕抖动。PCIe Gen5速率下,参考时钟RMS抖动每增加0.1ps,SerDes眼图余量约下降3-5%,眼图闭合后链路触发重传,有效带宽从100%掉到80-90%,多卡训练时损耗被进一步放大。
系统主时钟怕温漂。AI服务器跑上几个小时,内温上升,普通晶振频点偏移,系统时序裕量收窄。
系统管理怕计时偏差。RTC晶振走时精度直接影响故障日志的可信度,千卡集群中单台偏差会被放大为整体紊乱。三类诉求不同,一颗器件兼顾不来。
三、SCTF AI算力时钟推荐方案
针对AI算力设备的三段时钟域,SCTF推荐三款产品组合使用,具体选型如下:
| 时钟域 | 典型频点 | 产品 | 核心指标 |
|---|---|---|---|
| 系统管理 | 32.768kHz | 32.768kHz石英晶体 | 6/7/9/12.5pF,-40~+85℃ |
| 系统主时钟 | 25/100/125MHz | MHz时钟振荡器 | 1~160MHz,CMOS,1.8/2.5/3.3/5.0V |
| 算力核心 | 156.25MHz | DXO差分振荡器 | 90~200MHz,≤0.5ps max,LVPECL/LVDS/HCSL |
产品详情可查看 32.768kHz石英晶体、MHz时钟振荡器、DXO差分振荡器。156.25MHz是PCIe Gen5/Gen6参考时钟的标准频点,NVLink互连同样遵循这一频点。
四、为什么选SCTF星通时频
SCTF星通时频在AI算力基础设施的方案优势:三处时钟域全链路覆盖,规格可验证、批次可追溯、交期能对上量产节奏。如需了解AI加速卡、AI服务器、DPU/SmartNIC等完整场景配置,可查看 AI算力时钟方案;需要申请样品或协助选型,欢迎 联系我们。
FAQ
Q1:AI算力设备的时钟树,为什么不能只配一颗晶振?
A1:三个时钟域的诉求不一样。算力核心怕抖动,得用差分低抖动;系统主时钟怕温漂,得靠全温区频率稳定;系统管理要精准计时,得用RTC。
Q2:PCIe Gen5参考时钟抖动要求是多少?
A2:PCIe Gen5通用参考时钟的RMS抖动预算约0.5ps,这是协议底线,不是目标值。DXO差分晶振在156.25MHz下的抖动上限控制在≤0.5ps max,覆盖PCIe Gen5参考时钟要求。
Q3:AI算力设备出现带宽不足,怎么排查?
A3:先测参考时钟的RMS抖动是否满足协议要求,再查差分走线、缓冲器附加抖动和电源纹波,最后做眼图与误码率测试。抖动实测值逼近协议底线,就说明余量不足,建议换DXO振荡器。




